# This Page Is Inserted by IFW Operations and is not a part of the Official Record

### BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTO)



PCT WELTORGANISATION FÜR GEISTIGES EIGENTUM Internationales Büro
INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 7:

G06F 11/26

A1

- WO 00/14639 (11) Internationale Veröffentlichungsnummer:
- (43) Internationales

Veröffentlichungsdatum:

16. März 2000 (16.03.00)

(21) Internationales Aktenzeichen:

PCT/DE99/02778

(22) Internationales Anmeldedatum: 2. September 1999 (02.09.99)

(30) Prioritätsdaten:

198 40 033.0

2. September 1998 (02.09.98) DE

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): MAYER, Albrecht [DE/DE]; Jägerstrasse 16, D-82041 Deisenhofen (DE).

AKTIENGE-SIEMENS (74) Gemeinsamer Vertreter: SELLSCHAFT; Postfach 22 16 34, D-80506 München (DE).

(81) Bestimmungsstaaten: JP, KR, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

#### Veröffentlicht

Mit internationalem Recherchenbericht.

Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist; Veröffentlichung wird wiederholt falls Änderungen eintreffen.

(54) Title: METHOD AND DEVICE FOR SYSTEM SIMULATION OF MICROCONTROLLERS/MICROPROCESSORS AND COR-RESPONDING PERIPHERAL MODULES

(54) Bezeichnung: VERFAHREN UND **VORRICHTUNG ZUR** SYSTEMSIMULATION MIKROCON-TROLLERN/MIKROPROZESSOREN UND ZUGEHÖRENDEN PERIPHERIEMODULEN

#### (57) Abstract

Disclosed is a method for system simulation characterized by a first sequence of steps for simulation of microcontrollers/microprocessors and peripheral modules with predetermined signal patterns and a second sequence of steps for interrogation and evaluation of system states invoked by said simulation. The first sequence is interrupted in accordance with the marks introduced during the first sequence for the implementation of the second sequence and the second sequence is executed in an accelerated operational mode matching the evaluation.

#### (57) Zusammenfassung

Es wird ein Verfahren zur Systemsimulation beschrieben, das sich auszeichnet durch eine erste Abfolge von Verfahrensschritten zur Simulation des Mikrocontrollers/Mikroprozessors und der Peripheriemodule mit vorbestimmten Signalmustern und eine zweite Abfolge von Verfahrensschritten zur Abfrage und zur Auswertung von durch die Simulation hervorgerufenen Systemzuständen. Die erste

(~ COMMON TIME BASE) clk (= gemeinsame Zeitbasis) PM<sub>1</sub> SPM1 PS CPU PM2 DS **PM3** SPM3 μC **PMn** 

Abfolge zur Durchführung der zweiten Abfolge wird nach Maßgabe von in die erste Abfolge eingefügten Marken unterbrochen und die zweite Abfolge in einer an die Auswertung angepaßten, beschleunigten Betriebsart ausgeführt.

#### LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL	Albanien	ES	Spanien	LS	Lesotho	SI	Slowenien
AM	Armenien	FI	Finnland	LT	Litauen	SK	Slowakei
A.T	Österreich	FR	Frankreich	LU	Luxemburg	SN	Senegal
ΑU	Australien	GA	Gabun	LV	Lettland	SZ	Swasiland
AZ	Aserbaidschan	GB	Vereinigtes Königreich	MC	Monaco	TD	Tschad
BA	Bosnien-Herzegowina	GE	Georgien	MD	Republik Moldau	TG	Togo
BB	Barbados	GH	Ghana	MG	Madagaskar	TJ	Tadschikistan
BE	Belgien	GN	Guinea	MK	Die ehemalige jugoslawische	TM	Turkmenistan
BF	Burkina Faso	GR	Griechenland		Republik Mazedonien	TR	Türkei
BG	Bulgarien	HU	Ungam	ML	Mali	TT	Trinidad und Tobago
вј	Benin	IE	Irland	MN	Mongolei	UA	Ukraine
BR	Brasilien	IL	Israel	MR	Mauretanien	UG	Uganda
BY	Belarus	IS	Island	MW	Malawi	US	Vereinigte Staaten von
CA	Kanada	IT	Italien	MX	Mexiko		Amerika
CF	Zentralafrikanische Republik	JP	Japan	NE	Niger	UZ	Usbekistan
CG	Kongo	KE	Kenia	NL	Niederlande	VN	Vietnam
CH	Schweiz	KG	Kirgisistan	NO	Norwegen	YU	Jugoslawien
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik	NZ	Neuseeland	ZW	Zimbabwe
CM	Kamerun		Korea	PL	Polen		
CN	China	KR	Republik Korea	PT	Portugal		
CU	Kuba	KZ	Kasachstan	RO	Rumänien		
CZ	Tschechische Republik	LC	St. Lucia	RU	Russische Föderation		
DE	Deutschland	Lĭ	Liechtenstein	SD	Sudan		
DK	Dänemark	LK	Sri Lanka	SE	Schweden		
EE	Estland	LR	Liberia	SG	Singapur		

1

#### Beschreibung

Verfahren und Vorrichtung zur Systemsimulation von Mikrocontrollern/Mikroprozessoren und zugehörenden Peripheriemodulen

5

Die Erfindung betrifft ein Verfahren zur Systemsimulation sowie eine Vorrichtung zur Durchführung des Verfahrens.

Simulationen von Rechnermodulen dienen dazu, die Systemarchitektur eines Rechners zu optimieren, eine geeignete Software
zu entwickeln und frühzeitig Fehler zu erkennen, bevor die
Hardware tatsächlich realisiert wird. Dadurch kann erheblicher Entwicklungsaufwand eingespart werden.

- Muster eines Systems ist hierbei die Anordnung eines Microcontrollers mit Peripheriemodulen und externer Umgebung zu
  verstehen. Der Microcontroller im speziellen ist die reine
  Programmverarbeitungdseinheit (CPU). Im allgemeinen besitzen
  Microcontrollerchips aber auch Peripheriemodule auf dem Chip.
- Peripheriemodule können hierbei die unterschiedlichsten Aufgaben besitzen, z. B. Analog zu Digital Wandler (ADC), Zähler, serielle Schnittstellen usw. Peripheriemodule sind in diesem Zusammenhang immer Hardwaremodule.
- Wenn zum Beispiel für einen Mikrocontroller ein Peripheriemodul entwickelt werden soll, wird dieses Modul mit typischen
  Signalmustern simuliert, wobei der vorzugsweise ebenfalls simulierte Mikroprozessor das Modul konfiguriert und steuert.
  Die simulierten Zustände des Moduls werden durch den Mikroprozessor abgefragt und ausgewertet. Da die Simulationen
  taktzyklengenau sind, werden alle Module immer mitsimuliert,
  wenn der Mikrocontroller die Zustände des Peripheriemoduls
  auswertet. Diese Auswertung kann die Simulationszeit erheblich verlängern.

2

Insbesondere in dem Fall, in dem mehrere Module gleichzeitig simuliert werden, kann jedoch der gesamte Ablauf eine relativ lange Zeitdauer erfordern, zumal aufgrund des einheitlichen Prozessortaktes die Simulation aller Module stets weiterläuft, auch wenn gerade die Zustände eines Moduls ausgewertet werden.

Bisher wurde die verlängerte Simulationszeit in Kauf genommen oder es wurde die Auswertung der Peripheriezustände auf ein Minimum reduziert bzw. nicht während der Systemsimulation gemacht.

10

15

30

Aus EP 0 777 180 A2 ist bereits ein Verfahren zur Simulation und Emulation von Systemen, bestehend aus Software und (simulierten) Hardware Komponenten, bekannt. Das Verfahren sieht vor, die Interaktion zwischen den Hardware und Software Komponenten zu ermöglichen und gleichzeitig beide Systeme weitgehend zu entkoppeln.

Die Grundidee dieses Verfahrens ist es, die Uhren der Komponenten unabhängig laufen zu lassen und sie nur an den Stellen, an denen eine Interaktion zwischen den Systemen erfolgt, für die unbedingt notwendige Zahl von Taktzyklen zu synchronisieren. (Anm.: Hierbei ist der Ausdruck "Uhr einer Komponente" in dem Sinne verwendet, daß damit die simulierte Zeit gemessen wird.) Die reale Zeit ist natürlich für alle Komponentensimulationen gleich. Um den Unterschied zu verdeutlichen: Die eine Sekunde simulierte Zeit kann z. B. eine Stunde reale Zeit dauern.

Der Vorteil dieses Verfahrnes liegt darin, daß eine schnell simulierbare Systemkomponente nicht von einer langsamen ausgebremst wird. Das gilt natürlich nur, wenn die Interaktion zwischen den Komponenten gering ist. Sind dagegen beide Uhren

35 starr synchronisiert, dann kann die Simulationsgeschwindigkeit niemals höher als die der langsamsten Komonenten sein.

3

Der Nachteil des Verfahrens liegt darin, daß es in vielen Systemsimulationen nicht tolerierbar ist, daß die Uhren der Komponenten keinerlei absolute Synchronisation besitzen. Hinzu kommt, daß Simulationsläufe nicht völlig reproduzierbar sind, da die relative Stellung der Uhren der Teilkomponenten z. B. durch die Auslastung der Simulationsrechner beeinflußt wird.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfah-10 ren und eine Vorrichtung der eingangs genannten Art anzugeben, mit dem der gesamte Simulationsablauf wesentlich beschleunigt werden kann.

Gelöst wird diese Aufgabe für das Verfahren dadurch, daß eine erste Abfolge von Verfahrensschritten zur Simulation des Moduls mit vorbestimmten Signalmustern und eine zweite Abfolge von Verfahrensschritten zur Abfrage und zur Auswertung von durch die Simulation hervorgerufenen Systemzuständen vorgesehen ist, wobei die erste Abfolge zur Durchführung der zweiten Abfolge nach Maßgabe von in die erste Abfolge eingefügte Marken unterbrochen und die zweite Abfolge in einer an die Auswertung angepaßten, beschleunigten Betriebsart ausgeführt wird.

Während der normalen Simulation wird der Mikrocontroller und das Peripheriemodul taktzyklengenau simuliert, während bei der beschleunigten Codeausführung dagegen keine "simulierte" Zeit vergeht, d. h., daß der Programmteil in einer Art Instruction-Set-Simulator abgearbeitet wird.

30

Unter beschleunigter Betriebsart bzw. Codeausführung ist dabei zu verstehen, daß nur ein geringer Teil des Systems imuliert/ausgeführt wird und das zum Teil noch in einer vereinfachten Form. Ein Beispiel ist, daß nur die CPU als Befehlssatz-Simulator Programmcode verarbeitet und das übrige System

35 satz-Simulator Programmcode verarbeitet und das übrige System nicht simuliert wird. Ein Beispiel für ein Peripheriemodul

4

ist eine serielle Schnittstelle, die Daten im Ausgangspuffer direkt im Speicher für die Simulationsauswertung ablegt. Im Falle der nichtbeschleunigten Betriebsweise, würde die serielle Schnittstelle die Daten bitweise über mehrere Taktzyklen hinweg in ein Ausgangssignal umsetzen, das dann von einem Empfänger bitweise empfangen, zusammengesetzt und im Speicher abgelegt wird.

In einer Ausführungsform ist vorgesehen, daß während der beschleunigten Codeausführung auch bestimmte Peripheriemodule
rein funktional mitsimuliert werden.

Die Aufgabe wird für die Vorrichtung zur Durchführung des Verfahrens dadurch gelöst, daß eine Mikroprozessor-Steuereinheit zur Simulation des Moduls vorgesehen ist durch Erzeugung von taktzyklenbasierten Signalmustern sowie zur Ab-

Erzeugung von taktzyklenbasierten Signalmustern sowie zur Abfrage und zur Auswertung der durch die Simulation hervorgerufenen Systemzustände während einer Programmunterbrechung durch Aktivierung eines Befehlssatz-Simulators.

20

25

15

Ein besonderer Vorteil dieser Lösungen besteht darin, daß durch die Trennung der eigentlichen Systemsimulation von der Auswertung der Simulationsergebnisse eine wesentliche Verringerung der für den Gesamtablauf erforderlichen Zeit erreicht werden kann, da in der Auswertungsphase der Prozessor einerseits nicht mit den dann überflüssigen Simulationsvorgängen belastet ist und andererseits die Auswertung an sich durch die beschleunigte Betriebsart schneller abläuft.

Weitere Vorteile bestehen darin, daß das Programm die Zustände des Peripheriemoduls umfassend kontrollieren und testen
kann. Es muß nicht ein zusätzliches externes Auswertungsprogramm aktuell gehalten werden. Darüber hinaus kann vollständig verhindert werden, daß die Auswertung das Zeitverhalten
des Programms beeinflußt.

5

Ein entscheidender Vorteil besteht darüber hinaus darin, daß das für die Systemsimulation und den simulierten Mikrocontroller erarbeitete Programm nach Entfernung der vorgesehenen Marken für den tatsächlich realisierten, also in Silizium gegossenen Mikrocontroller eingesetzt werden kann.

5

25

30

Zusammenfassend besteht die Erfindung zur Simulation von Rechnermodulen im Wesentlichen darin, daß sich die Systemsimulation aus der Sicht des Mikrocontrollers bzw. Mikroprozessors in zwei Teilsimulationen unterteilen lassen: Zum einen in die eigentliche Systemsimulation, also in die Simulation des Peripheriemoduls, das mit typischen Signalmustern simuliert wird, und in die Simulation des Mikrocontollers. Die zweite Teilsimulation betrifft die Auswertung von abgefragten Systemzuständen. Wenn die Auswertungsphase durch das vorgeschlagene Verfahren beschleunigt wird, wird sowohl das simulierte Zeitverhalten genauer, als auch die gesamte Simulationszeit wesentlich verringert.

Das erfindungsgemäße Verfahren wird nachfolgend anhand eines Ausführungsbeispieles näher erläutert.

Als Ausführungsbeispiel wird die Simulation eines Mikrocontrollers vom Typ 8051 angenommen.

Beim Simulationsmodell des 8051-Mikrocontrollers sei angenommen, daß das erfindungsgemäße Verfahren implementiert ist. Beispielsweise kann der Assemblercode für das Simulationsmo-

dell des 8051-Mikrocontrollers folgendermaßen lauten:

```
...(Programmcode)...

db 0a5h, "1+" ; **** start lightspeed mode

mov sbuf, #"H" ; visible in the console window

mov sbuf, #"i"

mov sbuf, #"!"
```

WO 00/14639 PCT/DE99/02778-

6

db 0a5h, "1-"; \*\*\*\* end lightspeed mode

mov sbuf, #"H" ; visible on the internal bus, but not in the console window

... (Programmcode) ...

Der Programmcode wird zwischen den Marken direkt abgearbeitet, ohne daß das Simulationsmodell Taktflanken benötigt. Der hierbei abgearbeitete Programmcode befindet sich vor den Marken und nach den Marken und ist oben lediglich durch Punkte (...) angedeutet. Als Marken können die üblicherweise nicht verwendeten Opcode a5h mit der nachfolgenden ASCII-Zeichenfolge "1+" und "1-" zum Starten bzw. zum Beenden der zweiten Abfolge von Verfahrensschritten verwendet werden. Auch geeignete Opcodesequenzen können verwendet werden. Die zweite Abfolge von Verfahrensschritten wird nachfolgend als "lightspeedmode" bezeichnet.

Während dieser zweiten Abfolge von Verfahrensschritten wird die serielle Schnittstelle des Simulationsmodells des 8051-Mikrocontrollers nachgebildet, indem alle Ausgaben vom Simulationsmodell auf ihr Register SBUF direkt an das Konsolenfenster geschrieben werden.

25

35

5

Anhand eines weiteren Ausführungsbeispiels wird die Erfindung im Zusammenhang von Figuren weiter erläutert. Es zeigen:

- Fig. 1: ein Blockschaltbild für eine Anordnung zur Gesamt-30 systemsimulation nach der Erfindung, und
  - Fig. 2: einen Ausschnitt von Verfahrensschritten einer CPU, die nach dem erfindungsgemäßen Verfahren betrieben wird.

7

In Fig. 1 ist ein Blockschaltbild für eine Anordnung zur Gesamtsystemsimulation nach der Erfindung dargestellt. Das Blockschaltbild zeigt den Kern eines Microprozessors  $\mu C$ , der eine CPU-Einheit CPU, einen Programmspeicher PS und einen Datenspeicher DS enthält, der Microprozessor  $\mu$ C ist mit einer 5 Peripherieeinheit P in Verbindung, die mehrere Peripheriemodule PM1, PM2, PM3 bis Pmn aufweist. Zusätzlich sind zwei Blöcke für die simulierte Umgebung des Peripheriemoduls PM1 und des Peripheriemoduls PM3 dargestellt. Die Blöcke sind mit den Bezugszeichen SPM1 und SPM3 bezeichnet. Der Block SPM1 10 könnte beispielsweise ein simulierter Sinusgenerator sein. Der mit dem Bezugszeichen SPM3 bezeichnete Block könnte beispielsweise eine simulierte Konsole sein. Als Peripheriemodul PM1 kann beispielsweise ein Analog-/Digital-Wandler als Peri-15 pheriemodul PM2 ein Zähler und als Peripheriemodul PM3 eine serielle Schnittstelle vorgesehen sein. Sämtliche Komponenten, also der Microprozessor  $\mu C$ , die Peripheriemodule PM1 bis Pmn und die simulierten Umgebungen für die Peripheriemodule stehen mit einer gemeinsamen Zeitbasis clk, also einem ge-20 meinsamen Takt, miteinander in Verbindung.

Eine Systemsimulation könnte bei einer solchen Anordnung beispielsweise folgendermaßen aussehen. Das Peripheriemodul PM1, also z. B. Analog-/Digital-Wandler, mißt die Spannung des simulierten Sinusgenerators und löst nach jeder Messung einen Interrupt aus. Die CPU liest daraufhin den Wert aus dem Ergebnisregister des Analog-/Digital-Wandlers und schreibt ihn in den Datenspeicher DS. Nach einer bestimmten Anzahl von Messungen, schaltet sich die CPU in die beschleunigte Betriebsart und wertet diese Messungen aus. Nachdem sie dies gemacht hat, schaltet sie in den normalen Moduls zurück und die Simulation läuft genau an der Stelle weiter, an der umgeschaltet wurde. Darum ist die Systemsimulation völlig unbeeinflußt von der Auswertung.

25

30

8

In Fig. 2 ist getragen auf simulierte Zeittakte 0 bis 6 der Status des Analog-/Digital-Wandlers (ADC) und der CPU bzw. deren Befehle dargestellt. Die CPU startet demnach eine ADC-Wandlung und kopiert das Ergebnis in den Speicher. Im Lightspeed-Modus zur Testauswertung wird dann getestet, ob der Erwartungswert 16 +/- 1 gemessen wurde. Dieser Test ist ohne Einfluß auf die Gesamtsystemsimulation, da die Wandlung 2 ohne Verzögerung gestartet wird.

- Bei dem erfindungsgemäßen Verfahren sind die "Uhren aller Teilkomponenten" grundsätzlich starr gekoppelt und laufen synchron. Die Ausnahme bildet lediglich der sogenannte Lightspeed-Modus, bei dem die Uhr der Hardware Komponenten stillsteht und die Software auf der CPU jedoch abläuft. Vor einem Zugriff von der Software auf die Hardware muss der Lightspeed-Modus explizit verlassen werden, was durch spezi-
- elle Marken, die ansonsten im Programm nicht vorhanden sind, ausgelöst wird.

  20 Der Grund für die zwei verschiedenen Modi bei dem erfindungs-
- Der Grund für die zwei verschiedenen Modi bei dem erfindungsgemäßen Verfahren liegt in der Möglichkeit der vollständigen Kontrolle der Uhr aller Teilkomponenten. Dies kann vorteilhafterweise für zwei Anwendungen genutzt werden:
- 25 1. Auf der simulierten CPU können Testprogramme ausgeführt werden, ohne daß die simulierte Zeit vergeht und damit die Systemsimulation an sich beeinflußt wird.
- 2. Die Simulation kann beschleunigt werden, wenn die Software nur auf der CPU läuft, ohne daß die Uhr der Hardware Komponenten weiterläuft.

Im Gegensatz zu dem bekannten Verfahren ist das erfindungsgemäße Verfahren deterministisch und reproduzierbar.

9

#### Patentansprüche

dadurch

15

- 1. Verfahren zur Systemsimulation mit simulierten Mikrocontrollern/Mikroprozessoren und zugehörender Peripheriemodulen,
- 5 gekennzeichnet durch eine erste Abfolge von Verfahrensschritten zur Simulation des Mikrocontrollers/Mikroprozessors und der Peripheriemodule mit vorbestimmten Signalmustern und
- eine zweite Abfolge von Verfahrensschritten zur Abfrage und 10 zur Auswertung von durch die Simulation hervorgerufenen Systemzuständen,

wobei die erste Abfolge zur Durchführung der zweiten Abfolge nach Maßgabe von in die erste Abfolge eingefügte Marken unterbrochen und die zweite Abfolge in einer an die Auswertung angepaßten, beschleunigten Betriebsart ausgeführt wird.

qekennzeichnet,

- 2. Verfahren nach Anspruch 1,
- daß die erste Abfolge von Verfahrensschritten eine taktzy-20 klenbasierte Simulation des Mikrocontrollers/Mikro-prozessors und der Peripheriemodule vorsieht.
  - 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
- 25 daß die erste Abfolge von Verfahrensschritten eine Folge von aufeinanderfolgenden Programmcodes ist.
  - 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet,
- daß die Marken durch im Programmcode üblicherweise nicht verwendete Opcodes oder Opcodesequenzen gebildet sind.
  - 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
- daß während der zweiten Abfolge von Verfahrensschritten vorgegebene Peripheriemodule funktional mitsimuliert werden.

PCT/DE99/02778

- 6. Vorrichtung zur Durchführung des Verfahrens nach einem der Ansprüch 1 bis 5,
- gekennzeichnet durch
- eine Mikroprozessor-Steuereinheit zur Simulation des Moduls durch Erzeugung von im wesentlichen taktzyklengenauen Signalmustern sowie zur Abfrage und zur Auswertung der durch die Simulation hervorgerufenen Modulzustände während einer Programmunterbrechung durch Aktivierung eines Befehlssatz-
- 10 Simulators.





FIG 1

THIS PAGE BLANK (USPTO)



THIS PAGE BLANK (USPTO)

### INTERNATIONAL SEARCH REPORT

Intern Aal Application No PCT/DE 99/02778

A. CLASSII IPC 7	FICATION OF SUBJECT MATTER G06F11/26		
According to	International Patent Classification (IPC) or to both national classifica	edion and IPC	
B. FIELDS	SEARCHED		
Minimum do IPC 7	cumentation searched (classification system followed by classification $G06F$	on symbols)	
	tion searched other than minimum documentation to the extent that s ata base consulted during the international search (name of data ba		
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT		
Category °	Citation of document, with indication, where appropriate, of the rel	levant passages	Relevant to claim No.
A	US 5 546 562 A (PATEL CHANDRESH) 13 August 1996 (1996-08-13) abstract; claims 1-7		1–6
A	US 5 663 900 A (BHANDARI NARPAT 2 September 1997 (1997-09-02) abstract; claim 1	ET AL)	1–6
A	US 5 692 161 A (BASSET PHILIPPE 25 November 1997 (1997-11-25) abstract; claims 1-5	ET AL)	1–6
Furt	her documents are listed in the continuation of box C.	X Patent family members are listed	in annex.
	stegories of cited documents:	"T" later document published after the into or priority date and not in conflict with	emational filing date
"E" earlier	ent defining the general state of the art which is not lered to be of particular relevance document but published on or after the international	cited to understand the principle or the invention  "X" document of particular relevance; the	eory underlying the claimed invention
which citation "O" docum	nate ent which may throw doubte on priority claim(s) or is cited to establish the publication date of another in or other special reason (as specified) ent referring to an oral disclosure, use, exhibition or means	cannot be considered novel or cannot involve an inventive step when the do "Y" document of particular relevance; the cannot be considered to involve an indocument is combined with one or ments, such combination being obtion	ocument is taken alone cialmed invention aventive step when the ore other such docu—
"P" docume	ent published prior to the international filing date but han the priority date claimed	in the art. "it" document member of the same patent	
Date of the	actual completion of the international search	Date of mailing of the international se	arch report
<del></del>	1 February 2000	28/02/2000	
Name and r	mailing address of the ISA  European Patent Office, P.B. 5818 Patentiaan 2  NL – 2280 HV Rijswijk	Authorized officer	
	Tel. (+31-70) 340-2040, Tx. 31 651 epo ni, Fax: (+31-70) 340-3016	Sarasua, L.	

1

#### INTERNATIONAL SEARCH REPORT

information on patent family members

Intern. sal Application No PCT/DE 99/02778

Patent document cited in search report		Publication dat	Patent family member(s)		Publication date	
US 5546562	IS 5546562 A 13-08-1996		AU WO	5091596 A 9627162 A	18-09-1996 06-09-1996	
US 5663900	A	02-09-1997	NONE			
US 5692161	A 25-11-1997	FR DE DE EP JP	2696561 A 69300109 D 69300109 T 0594473 A 6236291 A	08-04-1994 18-05-1995 17-08-1995 27-04-1994 23-08-1994		

### INTERNATIONALER RECHERCHENBERICHT

Interr. nalee Aktenzeichen PCT/DE 99/02778

A KLASSI IPK 7	FIZIERUNG DES ANMELDUNGSGEGENSTANDES G06F11/26				
Nach der int	ternationalen Patentidassifikation (IPK) oder nach der nationalen Klas	stifikation und der IPK			
B. RECHE	RCHIERTE GEBIETE				
Recherchier IPK 7	rter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbo G06F	le)			
Recherchler	rte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, so	welt diese unter die rec	herchierten Gebiete	fallen	
Während de	er Internationalen Recherche konsultierte elektronische Datenbank (N	arne der Datenbank u	nd evti. venwendete S	iuchbegifffe)	
C. ALS WE	SENTLICH ANGESEHENE UNTERLAGEN				
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe	e der in Betracht komm	enden Telle	Betr. Anspruch Nr.	
A	US 5 546 562 A (PATEL CHANDRESH) 13. August 1996 (1996-08-13) Zusammenfassung; Ansprüche 1-7			1-6	
A	US 5 663 900 A (BHANDARI NARPAT 2. September 1997 (1997-09-02) Zusammenfassung; Anspruch 1	ET AL)		1–6	
A	US 5 692 161 A (BASSET PHILIPPE 25. November 1997 (1997-11-25) Zusammenfassung; Ansprüche 1-5	ET AL)		1–6	
	tere Veröffentlichungen sind der Fortsetzung von Feld C zu nehmen	X Siehe Anhan	Patentfamille		
<ul> <li>Besondere Kategorien von angegebenen Veröffentlichungen:</li> <li>"A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist</li> <li>"E" älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist</li> <li>"L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelnaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenberlicht genannten Veröffentlichungsdatum einer ausgeführt)</li> <li>"O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Berutzung, eine Ausstellung oder andere Maßnahmen bezieht</li> <li>"P" Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem internationalen Anmeldedatum veröffentlichung vor dem internationalen Anmeldedatum, aber nach dem Prioritätsdatum veröffentlichungen dieser Veröffentlichung mit einer oder mehreren anderer Veröffentlichungen dieser Kategorie in Veröffentlichung die Veröffentlichung die Veröffentlichung die Beanspruchte Erfinkann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderer Veröffentlichungen dieser Kategorie in Veröffentlichung die Veröffentlichung, die Veröffentlichung, die Veröffentlichung, die Veröffentlichung, die Veröffentlichung, die Veröffentlichung, die Veröffentlichung vor dem internationalen Anmeldedatum veröffentlichung von besonderer Bedeutung; die beanspruchte Erfinkann ausgrund dieser Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfinkann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderer Veröffentlichung die veröfentlichung dieser Veröffentlichung die veröfentlichung die veröfentlichung di</li></ul>					
	Abechlusses der Internationalen Recherche	28/02/2	es Internationalen Re 2000	cherchenberionis	
Name und I	Postanschifft der Internationalen Recherchenbehörde Europäisches Pateritamit, P.B. 5818 Pateritiaan 2 NL – 2280 HV Filjswijk Tel. (+31–70) 340–2040, Tx. 31 651 epo ni, Fax: (+31–70) 340–3018	Bevolimächtigter Sarasu	_		

#### INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Interna des Aktenzeichen PCT/DE 99/02778

	echerchenberich tes Patentdoku		Datum der Veröffentlichung		ltglied(er) der Patentfamilie		Datum der Veröffentlichung
US	5546562	Α	13-08-1996	AU WO	5091596 9627162		18-09-1996 06-09-1996
US	5663900	Α	02-09-1997	KEINE			
US	5692161	A	25-11-1997	FR DE DE EP JP	2696561 69300109 69300109 0594473 6236291	D T A	08-04-1994 18-05-1995 17-08-1995 27-04-1994 23-08-1994

Formblatt PCT/ISA/210 (Anhang Patentfamilie)(Juli 1992)